Aquarius â Uma plataforma para desenvolvimento de sistemas digitais dinamicamente reconfigurÃveis

AUTOR(ES)
DATA DE PUBLICAÇÃO

2007

RESUMO

Hà um grande interesse por parte dos pesquisadores em relaÃÃo Ãs caracterÃsticas de autoreconfiguraÃÃo e auto-adaptaÃÃo presentes em plataformas modernas de hardware baseadas em dispositivos lÃgicos dinamicamente reconfigurÃveis FPGAs (Field Programmable Gate Arrays). Alguns destes dispositivos apresentam caracterÃsticas ainda mais especÃficas, permitindo sua reconfiguraÃÃo parcial e dinÃmica, o que permite que, parte da lÃgica, possa ser modificada enquanto o restante do circuito permanece em operaÃÃo. O objetivo desta dissertaÃÃo à desenvolver uma Plataforma de ReconfiguraÃÃo DinÃmica baseada em FPGAs, que permita a execuÃÃo de aplicaÃÃes utilizando os mÃtodos de hardware virtual, permitindo modificaÃÃes nas configuraÃÃes parciais em hardware, processamento massivo de dados, etc. Esta plataforma à um estudo de caso em reconfiguraÃÃo dinÃmica para implementaÃÃo real dos trabalhos de pesquisa em Escalonamento de Tarefas e Particionamento Temporal. Esta plataforma hÃbrida, denominada Aquarius, à composta pelas plataformas Altera e Xilinx, baseadas nos dispositivos FPGAs Stratix-II e Virtex-II, respectivamente. A plataforma Altera oferece todo o suporte para reconfiguraÃÃo do dispositivo da Xilinx. Esta plataforma à controlada por um processador soft-core Nios da Altera, o qual possui o suporte de um SO uCLinux, alÃm de device drivers especialmente desenvolvidos para reconfiguraÃÃo do dispositivo da Xilinx. Um mÃdulo de reconfiguraÃÃo especial, o IP-SelectMAP, foi desenvolvido para programaÃÃo do hardware dinÃmica e parcialmente reconfigurÃvel. Este mÃdulo recebe informaÃÃes da plataforma da Altera, atravÃs dos device drivers, os bitstreams, arquivos responsÃveis pela programaÃÃo do dispositivo da Xilinx. Todos os bitstreams de configuraÃÃo sÃo previamente escalonados de acordo com a aplicaÃÃo do usuÃrio. Desenvolver sistemas de reconfiguraÃÃo dinÃmica ainda à um desafio, porque sua implementaÃÃo à complexa e por haver poucas plataformas de hardware e software para projetÃ-los. No entanto, metodologias de projeto como as aqui propostas, permitem que novas classes de hardware virtual possam ser, no futuro, mais facilmente utilizados, assim como, soluÃÃes reais, em processamento massivo de dados em plataforma Multi-FPGAs

ASSUNTO(S)

uclinux ciencia da computacao reconfiguraÃÃo parcial e dinÃmica tasks schedule in hardware bitstreams device drivers escalonamento de tarefas em hardware dynamic and partial reconfiguration fpgas uclinux device drivers virtual hardware bitstreams fpgas

ACESSO AO ARTIGO

Documentos Relacionados