CMOS digital integrated circuit design faced to NBTI and other nanometric effects / Projeto de circuitos integrados digitais CMOS face ao NBTI e outros efeitos nanométricos
AUTOR(ES)
Vinícius Dal Bem
FONTE
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia
DATA DE PUBLICAÇÃO
2010
RESUMO
Esta dissertação explora os desafios agravados pela miniaturização da tecnologia na fabricação e projeto de circuitos integrados digitais. Os efeitos físicos do regime nanométrico reduzem o rendimento da produção e encurtam a vida útil dos dispositivos, restringindo a utilidade dos padrões de projeto convencionais e ameaçando a evolução da tecnologia CMOS como um todo. Nesta dissertação é exposta uma consistente revisão bibliográfica dos principais efeitos físicos parasitas presentes no regime nanométrico. Como o NBTI tem recebido destaque na literatura relacionada à confiabilidade de circuitos, este efeito de envelhecimento recebe destaque também neste texto, sendo explorado mais detalhadamente. Diversas técnicas de avaliação de redução do NBTI são demonstradas, sendo apresentados, em cada um destes tópicos, trabalhos desenvolvidos no âmbito desta dissertação e seus resultados. O circuito proposto como técnica de avaliação de NBTI permite uso de simulações elétricas para análise de degradação de circuitos. A análise da influência do rearranjo da estrutura de transistores para reduzir a degradação quanto ao NBTI apresenta bons resultados e não impede o uso de outras técnicas combinadas.
ASSUNTO(S)
microeletronica microelectronics nbti cmos cmos nanotechnology digital design logic gate aging effects reliability yield integrated circuits
ACESSO AO ARTIGO
http://hdl.handle.net/10183/37180Documentos Relacionados
- Ambiente de apoio ao projeto de circuitos integrados baseado no world wide web
- Verificação e otimização de atraso durante a síntese física de circuitos integrados CMOS
- Combinational digital circuit in multi-valued logic
- Proposal of teaching-learning machines for didactical transposition to CMOS IC design.
- Study and design of dual-modulus prescaler circuits with a CMOS technology.