ImplementaÃÃo em FPGA de um mÃdulo multiplicador e acumulador aritmÃtico de alto desempenho para nÃmeros em ponto flutuante de precisÃo dupla, padrÃo IEEE 754

AUTOR(ES)

Abner CorrÃa Barros

DATA DE PUBLICAÇÃO

2008

RESUMO

Os FPGAs (Field Programable Gate Array) tÃm sido considerados como uma opÃÃo atrativa no desenvolvimento de co-processadores de aplicaÃÃo especÃfica para sistemas computacionais de alto desempenho. Tradicionalmente, entretanto, estes dispositivos vinham sendo empregados apenas para implementar sistemas que nÃo demandassem um uso intensivo de operaÃÃes aritmÃticas envolvendo nÃmeros em ponto flutuante. Isto acontecia principalmente devido à alta complexidade e ao tamanho dos cores de hardware gerados e tambÃm devido a escassez de recursos lÃgicos adequados a este tipo de aplicaÃÃo nos FPGAs disponÃveis à Ãpoca. Os recentes avanÃos nesta tecnologia tem permitido a construÃÃo de novas famÃlias de FPGAs, os quais alÃm de contar com dezenas de milhÃes de portas lÃgicas, dispÃem tambÃm de recursos de hardware mais adequados à aplicaÃÃes de processamento de alto desempenho, tais como: CPUs, DSPs (Digital Signal Processor) e grandes blocos de memÃria. Estes novos recursos tem permitido que projetistas e engenheiros possam implementar com maior facilidade coprocessadores aritmÃticos mais adequados a aplicaÃÃes de computaÃÃo cientÃfica. Neste trabalho, serÃo apresentados os detalhes de construÃÃo de uma unidade aritmÃtica, um multiplicador e acumulador (MAC), implementado em FPGA, o qual segue o padrÃo IEEE 754 para nÃmeros em ponto flutuante de precisÃo dupla. Esta unidade foi desenvolvida como parte de um co-processador aritmÃtico de aplicaÃÃo especÃfica, dedicado a multiplicaÃÃo de matrizes densas, para uso em plataformas computacionais de alto desempenho. O padrÃo IEEE 754 à descrito em detalhes, bem como a arquitetura interna da unidade aritmÃtica implementada. SerÃo apresentadas tambÃm as metodologia de desenvolvimento e teste empregadas na construÃÃo deste dispositivo

ASSUNTO(S)

multiplicador e acumulador fpga aritmÃtica de ponto flutuante fpga padrÃo ieee 754 ciencia da computacao multiplier and accumulator ieee standard 754 the floating point arithmetic

Documentos Relacionados

• ImplementaÃÃo de funÃÃes matemÃticas de ponto-flutuante de alto-desempenho em uma plataforma DSP ponto-fixo.
• ipProcess: um processo para desenvolvimento de IP-Cores com implementaÃÃo em FPGA
• Desenvolvimento de uma FFT utilizando ponto flutuante para FPGA
• InvestigaÃÃo e implementaÃÃo de um controle de forÃa/torque em manipulador robÃtico.
• EstatÃstica espacial aplicada à agricultura de precisÃo