Mecanismos de suporte a modelagem e anÃlise de memÃria cachà em plataformas com multiprocessadores
AUTOR(ES)
Andrà Luis Menezes Silva
DATA DE PUBLICAÇÃO
2007
RESUMO
No decorrer dos anos, à notÃvel o crescimento do uso de sistemas computacionais em diferentes tipos de aplicaÃÃo. Este crescimento foi obtido atravÃs de constantes pesquisas e avanÃos tecnolÃgicos os quais tÃm proporcionado a criaÃÃo de sistemas cada vez menores e com um grande poder de processamento. Esta miniaturizaÃÃo està sendo responsÃvel pelo surgimento de um novo paradigma de projeto denominado Multi-Processor System-on-Chip (MPSoC). Um MPSoC consiste de um Ãnico chip que contÃm um sistema completo com mais de um processador. Estes sistemas podem ser encontrados em muitas categorias de produtos, tais como telefones celulares, televisÃes digitais, etc Em projeto de sistemas embarcados, um fator crÃtico à a escolha da hierarquia de memÃria. O uso de hierarquias, composto de um subsistema de cache, pode proporcionar melhoras considerÃveis no desempenho do sistema. No entanto, memÃrias caches geralmente consomem uma Ãrea considerÃvel de silÃcio e cerca 50% de energia em um sistema processador/memÃria. A escolha da configuraÃÃo ideal de memÃria cache nÃo à uma tarefa simples. Uma memÃria cache pode variar em vÃrios aspectos, tais como tamanho, nÃmero de linhas, tamanho das linhas, grau de associatividade, polÃtica de substituiÃÃo, polÃtica de escrita e polÃtica de faltas em escrita. Cada um destes fatores faz com que o espaÃo de configuraÃÃes de memÃrias caches, que podem ser adotadas em um dado projeto, seja muito elevado. Adicionalmente, em plataformas que possuem mais de um processador, existe o problema da coerÃncia de cache. A coerÃncia de cache ocorre quando as caches locais dos processadores presentes na plataforma apresentam diferentes valores para dados de uma mesma regiÃo de memÃria. O problema da coerÃncia de cache pode provocar instabilidade e perda de desempenho do sistema. Desta forma, se faz necessÃrio a adoÃÃo de algumas soluÃÃes para contornar este problema. Desta forma, este trabalho tem como objetivo o desenvolvimento de modelos de simulaÃÃo de cache e de mecanismos de coerÃncia de cache. Estes modelos de simulaÃÃo fornecem relatÃrios estatÃsticos que auxiliam o projetista na escolha da configuraÃÃo mais adequada de cache, bem como o protocolo de coerÃncia a ser utilizado. Adicionalmente, estes modelos podem ser integrados a plataformas completas de simulaÃÃo, proporcionando um levantamento ainda mais preciso dos resultados obtidos
ASSUNTO(S)
modelagem em nÃvel de sistema cache memory memÃrias cache system level cache memory coherence projeto baseado em plataformas platform-based design coerÃncia de cache ciencia da computacao
