Núcleos de interface de memória DDR SDRAM para sistemas-em-chip
AUTOR(ES)
Bonatto, Alexsandro Cristóvão
DATA DE PUBLICAÇÃO
2009
RESUMO
Dispositivos integrados de sistemas-em-chip (SoC), especialmente aqueles dedicados às aplicações multimídia, processam grandes quantidades de dados armazenados em memórias. O desempenho das portas de memória afeta diretamente no desempenho do sistema. A melhor utilização do espaço de armazenamento de dados e a redução do custo e do consumo de potência dos sistemas eletrônicos encorajam o desenvolvimento de arquiteturas eficientes para controladores de memória. Essa melhoria deve ser alcançada tanto para interfaces com memórias internas quanto externas ao chip. Em sistemas de processamento de vídeo, por exemplo, memórias de grande capacidade são necessárias para armazenar vários quadros de imagem enquanto que os algoritmos de compressão fazem a busca por redundâncias. No caso de sistemas implementados em tecnologia FPGA é possível utilizar os blocos de memória disponíveis internamente ao FPGA, os quais são limitados a poucos mega-bytes de dados. Para aumentar a capacidade de armazenamento de dados é necessário usar elementos de memória externa e um núcleo de propriedade intelectual (IP) de controlador de memória é necessário. Contudo, seu desenvolvimento é uma tarefa muito complexa e nem sempre é possível utilizar uma solução "sob demanda". O uso de FPGAs para prototipar sistemas permite ao desenvolvedor integrar módulos rapidamente. Nesse caso, a verificação do projeto é uma questão importante a ser considerada no desenvolvimento de um sistema complexo. Controladores de memória de alta velocidade são extremamente sensíveis aos atrasos de propagação da lógica e do roteamento. A síntese a partir de uma descrição em linguagem de hardware (HDL) necessita da verificação de sua compatibilidade com as especificações de temporização pré-determinadas. Como solução para esse problema, é apresentado nesse trabalho um IP do controlador de memória DDR SDRAM com função de BIST (Built-In Self-Test) integrada, onde o teste de memória é utilizado para verificar o funcionamento correto do controlador.
ASSUNTO(S)
fpga memory controller double data rate sdram microeletronica firm-ips sistemas digitais memória system-on-a-chip fpga memory test
ACESSO AO ARTIGO
http://hdl.handle.net/10183/17291Documentos Relacionados
- Analysis, design and implementation of analog/RF blocks suitable for a multi-band analog interface for CMOS SOCs
- Extensible communication interface to SoCIN network-on-chip
- Núcleos IP corretores de erros para proteção de memória em SoC
- Serviços de comunicação diferenciados em sistemas multiprocessados em chip baseados em redes intra-chip
- Memória transacional em hardware para sistemas embarcados multiprocessados conectados por redes-em-chip