Projeto de um codificador/decodificador Viterbi integrado / Integrated Viterbi encoder/decoder design

AUTOR(ES)
DATA DE PUBLICAÇÃO

2009

RESUMO

Com o aumento da densidade de transistores devido aos avanços na tecnologia de fabricação de IC, que usam cada vez dimensões menores e a possibilidade de projetar chips cada vez mais complexos, ASIC (Application Specific Integrated Circuit) podem de fato integrar sistemas complexos em um chip, chamado de System-on-chip. O ASIC possibilita a implementação de processos (módulos) paralelos em hardware, que possibilitam atingir as velocidades de processamento digital necessárias para as aplicações que envolvem altas taxas de dados. A implementação em hardware do algoritmo Viterbi é o principal foco dessa dissertação. Este texto mostra uma breve explicação do algoritmo e mostra os resultados desta na implementação do algoritmo em software e hardware. Uma arquitetura com pipeline é proposta e uma implementação em HDL (Hardware Description Language) é mostrada.

ASSUNTO(S)

microeletronica parallel processes circuitos autotestaveis viterbi coding pipeline architecture asic

ACESSO AO ARTIGO

Documentos Relacionados