Proposta de implantação de uma logica ternaria em tecnologia CM0S

AUTOR(ES)

Maria Nidia Ramos Daoud Yacoub

DATA DE PUBLICAÇÃO

2000

RESUMO

In this work we present a methodology for the design of ternary logic circuits to be implemented in a standard CMOS technology. The circuit is initially described in a table form containing the inputs and outputs. The logic expressions for each output are obtained through a graphical simplification, similar to the Kamaugh Map, used for conventional binary circuits. The design of all the logic levei comparators circuits, as well as the design of alllogic functions with one input, are presented together with the results of the their Spice simulation. Finally, we present the design of an integrated circuit manufactured in CMOS technology which includes several ternary functions described in this work

ASSUNTO(S)

logica a multiplos valores sistema ternario

Documentos Relacionados

• Projeto e construção de uma porta universal CMOS em logica ternaria
• Proposta de uma arquitetura especial para simulação lógica
• Further refinement of Pendred syndrome locus by homozygosity analysis to a 0.8 cM interval flanked by D7S496 and D7S2425.
• Proposta de uma sistemática de avaliação de investimentos em Tecnologia da Informação
• A construção de conceitos em matemática : uma proposta usando tecnologia de informação