Redução de "jitter" de justificação na hierarquia digital sincrona
AUTOR(ES)
Tania Regina Tronco Fudoli
DATA DE PUBLICAÇÃO
1992
RESUMO
Not informed
ASSUNTO(S)
comunicações digitais multiplexação telecomunicações
ACESSO AO ARTIGO
http://libdigi.unicamp.br/document/?code=vtls000062792Documentos Relacionados
- Mapeamento de pequena ordem na hierarquia digital sincrona
- Planejamento otimizado de redes de transporte na hierarquia digital sincrona
- Planejamento de aneis unidirecionais da hierarquia digital sincrona
- Modelos em linguagem VHDL para equipamentos da hierarquia digital sincrona
- Dimensionamento de redes em malha da hierarquia digital sincrona com restabelecimento de enlace