Síntese lógica automática de circuitos sequenciais síncronos baseada em máquinas de estados finitos
AUTOR(ES)
José Nelson Amaral
FONTE
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia
DATA DE PUBLICAÇÃO
01/10/1989
RESUMO
Nesta dissertação realiza-se um estudo dos procedimentos destinados a eliminação de estados redundantes em máquinas de estados finitos incompletamente especificadas. Um algoritmo para realizar a codificação de estados nestas máquinas é proposto. Situações de ocorrências de perigos estático são identificadas. Um sistema destinado ao projeto automático de circuitos sequenciais síncronos é proposto e implementado com uma interface confortável ao usuário onde são integrados os algoritmos para minimização e codificação de estados, geração de equações de excitação dos registradores e minimização lógica.
ASSUNTO(S)
circuitos lógicos teoria de autômatos circuitos sequenciais computação teses de mestrado-1989
ACESSO AO ARTIGO
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1515Documentos Relacionados
- Criterios de teste funcional baseados em maquinas de estados finitos estendidas
- Geração automática de casos de testes para máquinas de estados finitos
- Synthesis of circuits with memory in multilevel logic
- ClassificaÃÃo automÃtica de cardiopatias baseada em eletrocardiograma
- SÍNTESE DE MÁQUINAS SEQÜENCIAIS POR REGISTROS DE DESLOCAMENTO UTILIZANDO PROCESSOS HEURÍSTICOS