Uma análise de como a diversidade do hardware afeta a susceptibilidade a SEU e SET em circuitos tolerantes a falhas / An analysis of how the diversity of hardware affects the susceptibility to SEU and SET in fault tolerant circuits
AUTOR(ES)
Condessa, Mauricio Santos
DATA DE PUBLICAÇÃO
2010
RESUMO
Esse trabalho tem como objetivo investigar a influência que a diversidade do hardware impõe sobre sua sensibilidade a falhas transientes. Com esta finalidade, são implementadas diversas arquiteturas tolerantes, ou não, a falhas, que descrevem um mesmo algoritmo. O objetivo é comparar o comportamento de cada arquitetura quando submetida a uma campanha de injeção de falhas. Em um primeiro momento, o leitor é apresentado às bases teóricas para o bom entendimento do projeto. São apresentados os tipos de falhas nos quais os circuitos estão susceptíveis, bem como ferramentas existentes para a simulação destas em um experimento. Em seguida, algumas das mais conhecidas técnicas de proteção para circuitos são apresentadas. Em seguida, duas metodologias diferentes de implementação de circuitos são apresentadas: Software sobre processador embarcado e circuito dedicado. O algoritmo usado nas implementações também é descrito. No segundo momento o projeto é definido e implementado. Detalhes importantes desse processo são apresentados e discutidos. As seis arquiteturas são minuciosamente descritas. Por fim, as arquiteturas são todas analisadas perante diversos aspectos, tais como a área, o desempenho, o tempo de execução e a susceptibilidade a falhas. Os resultados mostram que diferentes tipos de implementação influenciam fortemente no mascaramento de falhas transientes e devem ser levados em conta na hora de projetar um circuito tolerante a falhas.
ASSUNTO(S)
microeletronica sistemas embarcados
ACESSO AO ARTIGO
http://hdl.handle.net/10183/18576Documentos Relacionados
- Um framework para coordenação do tratamento de exceções em sistemas tolerantes a falhas
- Designing fault tolerant NoCs to improve reliability on SoCs
- Transient-fault robust systems exploiting quasi-delay insensitive asynchronous circuits
- Controle tolerante a falhas usando redes neurais adaptativas
- Uma metodologia de projetos para circuitos com reconfiguração dinâmica de hardware aplicada a support vector machines.