Bdds
Mostrando 1-8 de 8 artigos, teses e dissertações.
-
1. Variáveis clínicas e sociodemográficas associadas com o estresse relacionado ao diabetes em pacientes com diabetes mellitus tipo 2
RESUMO Objetivo: Avaliar a relação entre o estresse relacionado ao diabetes e as características clínicas e sociodemográficas de pacientes com diabetes mellitus do tipo 2. Métodos: Estudo transversal com base na análise secundária de dados coletados em um ambulatório de atendimento terciário no Brasil. Os participantes preencheram um questionári
Einstein (São Paulo). Publicado em: 2016-09
-
2. SwitchCraft : um ambiente computacional para síntese e análise de redes lógicas / SwitchCraft: a computer environment for switch network synthesis and analysis
O ambiente SwitchCraft provê um conjunto de ferramentas para geração de redes de chaves lógicas. Estimativas para atraso de propagação de sinais, área e dissipação de energia (dinâmica ou corrente de fuga) também estão disponíveis. A plataforma é amigável e permite a construção de scripts, agrupando seqüências de comandos. Redes de transis
Publicado em: 2010
-
3. Verificação de equivalência de circuitos com aceleração por largura e aprendizado de cláusulas de conflito
Equivalence checking (EQ) is a very common formal verification method used in the semiconductor industry. It makes possible to verify if two different implementation of the same design have the same functional behavior which is very useful to make sure that the design still behaves correctly after optimizations (like retiming) or synthesis. Several known met
Publicado em: 2007
-
4. Um algoritmo formal para remoção de redundâncias / A formal algorithm for redundancy removal
Os algoritmos para síntese de circuitos digitais em geral visam a melhoria de uma função de custo composta de quatro critérios: área, desempenho, potência e testabilidade. Normalmente estes algoritmos conseguem uma relação de compromisso para a otimização de dois critérios. Efeitos indesejáveis também podem surgir com a otimização de um destes
Publicado em: 2007
-
5. Exploração de reordenamento de ROBDDs no mapeamento tecnológico de circuitos integrados / Exploration of ROBDD reordering on technology mapping for integrated circuits
The ROBDDs are structures that have been successfully used in CAD tools for microelectronics. These structures allow canonical representation of boolean functions when established a fixed variable ordering. In the context of an automatic logic cell generator for integrated circuits, ROBDDs may serve as a base for deriving transistor networks from which elect
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2007
-
6. Geração de leiautes regulares baseados em matrizes de células / Regular Layout Generation based on Cell Matrices
Este trabalho trata de pesquisa de soluções para a síntese física de circuitos integrados menos susceptíveis aos efeitos de variabilidade decorrentes do uso de tecnologias de fabricação com dimensões nanométricas. Também apresenta a pesquisa e o desenvolvimento de uma ferramenta para a geração de leiautes regulares denominada R-CAT. A regularidad
Publicado em: 2007
-
7. Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
Verificação por Equivalência é um dos componentes chave da metodologia de verificação formal atual para sistemas digitais. Ela é técnica de Verificação Formal mais utilizada atualmente pela indústria para verificação de igualdade entre duas descrições de um circuito. Diversas abordagens baseadas BDDs e SAT obtiveram um considerável sucesso ne
Publicado em: 2006
-
8. A Coverification Framework
In dieser Dissertation wird eine Koverifikations-Umgebung (coverification fra-mework CVF) präsentiert. CVF ist geeignet für die Validierung von Systemen die aus Hardware und Software bestehen. Das Werkzeug profitiert von der partitionierten Natur der HW/SW-Systeme, da die Eigenschaften der Systeme modular verifiziert werden. Die Modellprüfung (model check
Publicado em: 1999