Compilers
Mostrando 1-12 de 28 artigos, teses e dissertações.
-
1. Mecanismo para execução especulativa de aplicações paralelizadas por técnicas DOPIPE usando replicação de estágios / Mechanism for speculative execution of applications parallelized by DOPIPE techniques using stage replication
A utilização máxima dos núcleos de arquiteturas multi-processadas é fundamental para permitir uma utilização completa do paralelismo disponível em processadores modernos. A fim de obter desempenho escalável, técnicas de paralelização requerem um ajuste cuidadoso de: (a) mecanismo arquitetural para especulação; (b) ambiente de execução; e (c)
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 24/07/2012
-
2. A transparent and energy aware reconfigurable multiprocessor platform for efficient ILP and TLP exploitation
As the number of embedded applications is increasing, the current strategy of several companies is to launch a new platform within short periods, to execute the application set more efficiently, with low energy consumption. However, for each new platform deployment, new tool chains must come along, with additional libraries, debuggers and compilers. This str
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
3. Otimização Unroll and Jam através da refatoração / Unroll and Jam optimization through refactoring
The optimizations of a program can be performed on the intermediate code, generated during compilation time, or through the Performance Refactoring that consists of insertion of optimizations directly in the source code of the application. In the source code structure, iteration loops have a major impact in the performance of the application because they are
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2011
-
4. Técnicas e arquitetura para captura de traços e execução especulativa / Tecnhiques and architecture for trace detection and speculative execution
É sabido que o modelo de desenvolvimento de micro-processadores baseado na extração de Instruction-Level Parallelism (ILP) de código sequencial atingiu seu limite. Encontrar soluções escaláveis e eficientes que permitam a manutenção de inúmeras instruções em execução simultaneamente tem se mostrado um desafio maior que o imaginado. Neste sentid
Publicado em: 2011
-
5. Um modelo de programação orientado ao desenvolvimento de sistemas ubíquos / A programming model oriented to development of ubiquitous systems
O presente trabalho propõe o Ubiquitous Oriented Programming (abreviadamente UOP), um modelo de programação orientado ao desenvolvimento de sistemas ubíquos. UOP utiliza os conceitos de Serviços e Orientação a Objetos, integrando-os com os requisitos de aplicações ubíquas como contexto, sensibilidade ao contexto, adaptação ao contexto, mobilidade
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 22/03/2010
-
6. Gramática transformacional com atributos / Attributed transformational grammar
A transformação entre linguagens, ou entre diferentes formatos de uma mesma linguagem, é um assunto que desperta interesse há vários anos e desta forma alguns trabalhos tem surgido para tentar automatizar o processo de transformação entre notações diferentes. Este trabalho descreve as Gramáticas Transformacionais empregados para descrever as transf
Publicado em: 2010
-
7. LALP: a language for parallelism of loops exploitation in reconfigurable computing / LALP: uma linguagem para exploração do paralelismo de loops em computação reconfigurável
Reconfigurable computing is becoming increasingly important in embedded and high-performance computing systems. It allows performance levels close to the ones obtained with Application-Specific Integrated circuits (ASIC), while still keeping design and implementation flexibility. However, to efficiently program devices, one needs the expertise of hardware de
Publicado em: 2010
-
8. Compilação de código C/Mpi para C/Pthreads / Compiling C/MPI to C/Pthreads code
A tecnologia de processadores multicore está trazendo novas demandas para as área de processamento paralelo e de alto desempenho. Bastante já foi pesquisado sobrc fonnas dc aumentar o desempenho de implementações da norma MPI - urnas das principais ferramentas destas áreas - nesse tipo de hardware. mas este trabalho de conclusão de curso (TCC) inicia
Publicado em: 2009
-
9. Uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável para a arquitetura ChipCflow: módulo de conversão C em grafo a fluxo de dados / A tool for algorithms implementation using the dynamic data flow model in reconfigurable hardware for the ChipCflow architecture - C conversion to data flow graph module
ChipCflow is a tool for algorithms execution using a data dynamic flow in reconfigurable hardware. The main purpose of the work is to use the data flow architecture model, associated to the concept of reconfigurable architectures, to speed up C written applications. The program acceleration happens in the most intensive processing parts (example: loops), thr
Publicado em: 2009
-
10. Otimizações para acesso a memoria em tradução binaria dinamica / Optimization for memory acess in dynamic binary translation
Dynamic binary translators or DBTs, are programs designed to execute, in a target architecture, binary programs from different architectures, performing the translation of the binary program during the execution time. They can also be used to improve the performance of native programs for a specific architecture. DBTs can collect profile information from the
Publicado em: 2008
-
11. Uma arquitetura de redes de sensores do corpo humano
As Redes de Sensores do Corpo Humano (RSCH) devem ser projetadas para operar de maneira autônoma. Por outro lado, devem oferecer mecanismos que remetam o controle aos profissionais da saúde. Um grande desafio no projeto de RSCH é oferecer de forma adequada (com transparência) acesso às configurações internas da rede e dos sensores, sem excluir a capac
Publicado em: 2008
-
12. A SPECIFICATION FOR A JAVA REGISTER-BASED MACHINE / UMA ESPECIFICAÇÃO DE MÁQUINA DE REGISTRADORES PARA JAVA
A linguagem Java foi definida tendo como foco a portabilidade. O código gerado pela compilação é interpretado por uma máquina virtual, e não diretamente pelo processador destino, como um programa em C. Este código intermediário, também conhecido como bytecode, é a chave da portabilidade de Java. Os Bytecodes Java usam uma pilha para manipular os op
Publicado em: 2007