Conception Vlsi
Mostrando 1-5 de 5 artigos, teses e dissertações.
-
1. Tess evaluateur topologique predictif pour la generation automatique des plans de masse de circuits VLSI
La prédiction de l'organisation topologique du plan de masse d'un circuit VLSI complexe est très importante pour sa conception. Cette thèse présente une étude sur les proprietés statistiques des dessins des masques des principaux blocs constituant un circuit intégré. Un outil prototype d'évaluation topologique est également présenté. Cet outil do
Publicado em: 2010
-
2. Conception d'un circuit integre arbitre de bus de communication multiprotocoles : ABC M
O estudo de diferentes "bus" de comunicação paralela utilizados em arquiteturas multi-microprocesssodores ("bus" das estruturas SM 90, MULTIBUS e VME), assim que suas técnicas de arbitragem respectivas, nos permitiram de conduzir nosso trabalho sobre o estudo de compatibilidade do circuito integrado arbitro de bus ABC 90 da estrutura SM 90 (cujas funçõe
Publicado em: 2010
-
3. Conception de controleurs autotestables pour des hypotheses de pannes analytiques
Dans cette étude nous nous intéressons aux contrôleurs utilisés dans des systèmes autotestables, pour le test des sorties, combinatoires ou séquentielles, du bloc fonctionnel. Deux classes de contrôleurs sont abordées: les "Strongly Code Disjoint" (SCD) qui vérifient une propriété combinatoire, et les "Strongly Language Disjoint" (SLD), où la pro
Publicado em: 2009
-
4. Synthese topologique de macro-cellules en technologie cmos
Les problèmes majeurs de la génération automatique du dessin des masques des circuits intégrés sont la dépendance vis-à-vis des règles de dessin et le dimensionnement correct des transistors. Les méthodes traditionnelles, telles que l'utilisation de cellules pré-caractérisées, manquent de flexibilité, car les portes des bibliothèques (en nombre
Publicado em: 2009
-
5. THE REDUCTION OF SWITCHING NOISE IN MIXED ANALOG-DIGITAL VLSI CIRCUITS USING CURRENT STEERING LOGIC
Le but de ce travail est de proposer une technique de réduction du bruit de commutation des portes logiques dans les circuits intégrés CMOS. La solution présentée est basée principalement sur une étude approfondie des deux familles logiques utilisant la commutation de courant pour effectuer le changement d\ état logique. En effet, le bruit de commuta
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 1998