Escalonamento De Tarefas Em Hardware
Mostrando 1-12 de 16 artigos, teses e dissertações.
-
1. Modelagem e implementação em tempo real de sistema de controle de atitude em três eixos para satélite de baixo custo
Satélites artificiais, em sua grande maioria, requerem algum tipo de sistema de controle de atitude (SCA) embarcado. A utilização de simuladores para avaliar este tipo de sistema é uma técnica bastante difundida na _área de engenharia, pois viabiliza a realização de testes de maneira rápida e a um custo menor do que utilizando ambientes com componen
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 13/06/2012
-
2. Abordagens baseadas em autômatos celulares síncronos para o escalonamento estático de tarefas em multiprocessadores
O problema de escalonamento estático de tarefas computacionais (PEET) em uma arquitetura multiprocessada consiste em alocar tarefas que compõem um programa paralelo entre os nós de uma arquitetura com múltiplos processadores. Uma solução ótima de uma instância do PEET é tal que as restrições de precedência entre as tarefas sejam atendidas e o tem
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 28/02/2012
-
3. Técnica de detecção de falhas de escalonamento de tarefas em sistemas embarcados baseados em sistemas operacionais de tempo real
A alta complexidade dos sistemas de tempo real aumentou significativamente a necessidade da utilização de Sistemas Operacionais de Tempo Real (RTOS - Real Time Operating System) com o objetivo de simplificar o projeto dos mesmos. Neste contexto, sistemas embarcados baseados em RTOS exploram uma série de funcionalidades e facilidades inerentes ao mesmo, ta
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 23/03/2011
-
4. Proposta de detecção de falhas para sistemas de tempo real com escalonamento rate monotonic.
Sistemas eletrônicos embarcados de satélites sofrem grandes cargas de radiações ionizantes, afetando diretamente o silício, criando alta probabilidade de falhas no sistema, advindos de panes transientes e permanentes nos circuitos integrados. Devido ao ambiente hostil em que operam sistemas embarcados espaciais, soluções de robustez são necessárias
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 16/12/2010
-
5. Proposta de detecção de falhas para sistemas de tempo real com escalonamento rate monotonic.
Sistemas eletrônicos embarcados de satélites sofrem grandes cargas de radiações ionizantes, afetando diretamente o silício, criando alta probabilidade de falhas no sistema, advindos de panes transientes e permanentes nos circuitos integrados. Devido ao ambiente hostil em que operam sistemas embarcados espaciais, soluções de robustez são necessárias
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 16/12/2010
-
6. Sintese de alto nivel a partir de vhdl comportamental / High level synthesis from behavioral VHDL
Este trabalho apresenta um sistema de Síntese de Alto Nível — geração automática de uma descrição estrutural no nível RT a partir de uma descrição comportamental algorítmica [MCF 88] —, abordando as tarefas de compilação para representação interna, transformações comportamentais, escalonamento, alocação, mapeamento e gera.são do contr
Publicado em: 2010
-
7. Mapeamento dinâmico de tarefas em MPSoCs heterogêneos baseados em NoC
MPSoCs são sistemas multiprocessados integrados na forma de um SoC. Eles são tendência no projeto de circuitos VLSI, pois minimizam a crise de produtividade de projeto, representada pelo descompasso entre a capacidade da tecnologia do silício e a capacidade atual de projeto de SoCs. Cita-se como exemplo de MPSoCs os propostos pela Intel e pela Tilera, co
Publicado em: 2009
-
8. Uma arquitetura de redes de sensores do corpo humano
As Redes de Sensores do Corpo Humano (RSCH) devem ser projetadas para operar de maneira autônoma. Por outro lado, devem oferecer mecanismos que remetam o controle aos profissionais da saúde. Um grande desafio no projeto de RSCH é oferecer de forma adequada (com transparência) acesso às configurações internas da rede e dos sensores, sem excluir a capac
Publicado em: 2008
-
9. Lógica e escalonamento de teste para sistemas com redes intra-chip baseadas em topologia de malha
Com o avanço da tecnologia de fabricação de chips o atraso em fios globais será maior que o atraso em portas lógicas. Além disso, fios globais longos são mais suscetíveis a problemas de integridade como crosstalk. Uma proposta recente de interconnecção global chamada redes intra-chip reduz essas limitações referentes a fios longos. Além dessas v
Publicado em: 2008
-
10. Arquiteturas multi-tarefas simultâneas : SEMPRE : arquitetura SMT com capacidade de execução e escalonamento de processos
O avanço tecnológico no projeto de microprocessadores, nos recentes anos, tem seguido duas tendências principais. A primeira tenta aumentar a freqüência do relógio dos mesmos usando componentes digitais e técnicas VLSI mais eficientes. A segunda tenta explorar paralelismo no nível de instrução através da reorganização dos seus componentes intern
Publicado em: 2007
-
11. Aquarius â Uma plataforma para desenvolvimento de sistemas digitais dinamicamente reconfigurÃveis
HÃ um grande interesse por parte dos pesquisadores em relaÃÃo Ãs caracterÃsticas de autoreconfiguraÃÃo e auto-adaptaÃÃo presentes em plataformas modernas de hardware baseadas em dispositivos lÃgicos dinamicamente reconfigurÃveis FPGAs (Field Programmable Gate Arrays). Alguns destes dispositivos apresentam caracterÃsticas ainda mais especÃficas,
Publicado em: 2007
-
12. Arquitetura em hardware para co-processamento de tarefas em sistema operacional tempo real
Os sistemas operacionais de tempo real, assim como os sistemas embarcados, estão inseridos no desenvolvimento de projetos de automação industrial segmentado em diversas áreas de pesquisa como, por exemplo, robótica, telecomunicações, e barramentos industriais. As aplicações de sistemas modernos de controle e automação necessitam de alta confiabili
Publicado em: 2007