Estimativa De Capacitancias
Mostrando 1-2 de 2 artigos, teses e dissertações.
-
1. Estimativa de capacitâncias e consumo de potência em circuitos combinacionais CMOS no nível lógico
Esta tese propõe o desenvolvimento de um método de estimativa de capacitâncias e de potência consumida nos circuitos combinacionais CMOS, no nível de portas lógicas. O objetivo do método é fazer uma previsão do consumo de potência do circuito na fase de projeto lógico, o que permitirá a aplicação de técnicas de redução de potência ou até a
Publicado em: 2007
-
2. NEW METHODOLOGY TO THE ESTIMATIVE OF CAPACITANCE AND POWER CONSUMPTION OF COMPLEX LOGIC GATES CMOS AT LOGIC LEVEL / NOVA METODOLOGIA PARA A ESTIMATIVA DE CAPACITÂNCIA E CONSUMO DE POTÊNCIA DE PORTAS LÓGICAS COMPLEXAS CMOS NO NÍVEL LÓGICO
This dissertation presents a methodology of capacitance estimation and power consumption in CMOS circuits combinational constituted basically of complex logic gates at logic level. The main objective in the development of this method is to provide a fast estimate of the power consumption of circuits at the logical design gates. Of this form, the considered m
Publicado em: 2005