Linguagem Vhdl
Mostrando 1-12 de 50 artigos, teses e dissertações.
-
1. Infraestrutura de compilação para a implementação de aceleradores em FPGA
O aumento no desempenho de processadores sequenciais tem sido limitado severamente por fatores físicos e tecnológicos nos últimos anos. Dessa forma, abordagens alternativas para a execução com alto desempenho ganharam maior importância nos últimos anos. Uma delas baseia-se na utilização de hardware customizado, implementado utilizando-se FPGAs. Entr
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 23/11/2012
-
2. ChipCflow - uma ferramenta para execução de algoritmos utilizando o modelo a fluxo de dados dinâmico em hardware reconfigurável / ChipCflow - a tool to executing algorithms using dynamic dataflow architecture in FPGA
Devido à complexidade das aplicações, a demanda crescente por sistemas que usam milhões de transistores e hardware complexo; tem sido desenvolvidas ferramentas que convertem C em Linguagem de Descrição de Hardware, tais como VHDL e Verilog. Neste contexto, esta tese apresenta o projeto ChipCflow, o qual usa arquitetura a fluxo de dados, para implementa
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 29/06/2012
-
3. Sincronismo de tempo e frequência em receptores OFDM
Este trabalho propõe uma nova implementação do sistema de sincronismo de tempo e frequência para receptores OFDM (Orthogonal Frequency Division Multiplexing). A técnica OFDM e utilizada no sistema de TV digital adotado no Brasil (ISDB-T), bem como na quase totalidade das tecnologias para wireless broadband atualmente no mercado (IEEE 802.16 WiMax, 3GPP-
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 30/03/2012
-
4. Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas
Propõe uma arquitetura em hardware, descrita em VHDL, desenvolvida para embarque de redes neurais artificiais, do tipo Multilayer Perceptron (MLP). Idealiza que, nessa arquitetura, as aplicações com RNA tenham facilidade no procedimento de embarque de uma rede neural MLP em hardware, bem como permitam fácil configuração de vários tipos de redes MLP em
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 22/02/2011
-
5. Processador gráfico / Graphic processor
Este documento descreve o projeto e implementação de um processador gráfico, um interpretador de closed caption e demultiplexador de MPEG2-TS para uso no Sistema Brasileiro de Televisão Digital (SBTVD). O projeto será realizado em duas fases, sendo que a primeira envolve a programação de uma versão utilizando a linguagem C++ para cada um dos componen
Publicado em: 2011
-
6. Arquitetura hardware/software de um núcleo NCAP segundo o padrão IEEE 1451.1: uma prova de conceito
Os sensores inteligentes são dispositivos que se diferenciam dos sensores comuns por apresentar capacidade de processamento sobre os dados monitorados. Eles tipicamente são compostos por uma fonte de alimentação, transdutores (sensores e atuadores), memória, processador e transceptor. De acordo com o padrão IEEE 1451 um sensor inteligente pode ser divi
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 06/08/2010
-
7. Sintese de alto nivel a partir de vhdl comportamental / High level synthesis from behavioral VHDL
Este trabalho apresenta um sistema de Síntese de Alto Nível — geração automática de uma descrição estrutural no nível RT a partir de uma descrição comportamental algorítmica [MCF 88] —, abordando as tarefas de compilação para representação interna, transformações comportamentais, escalonamento, alocação, mapeamento e gera.são do contr
Publicado em: 2010
-
8. LALP: a language for parallelism of loops exploitation in reconfigurable computing / LALP: uma linguagem para exploração do paralelismo de loops em computação reconfigurável
Reconfigurable computing is becoming increasingly important in embedded and high-performance computing systems. It allows performance levels close to the ones obtained with Application-Specific Integrated circuits (ASIC), while still keeping design and implementation flexibility. However, to efficiently program devices, one needs the expertise of hardware de
Publicado em: 2010
-
9. Expansão da arquitetura de conjunto de instruções MIPS para suporte à robótica / Instruction set architecture expansion of the mips processor for robotics support
Arquitetura de computadores é uma área que tem se desenvolvido muito nos últimos anos, e as pesquisas são cada vez mais crescentes. Os avanços tecnológicos atuais nos permitem processar grandes quantidades de dados em pouco tempo, e também auxiliam diversas áreas do conhecimento, como a robótica. Este trabalho tem por objetivo propor a extensão da
Publicado em: 2010
-
10. Utilização de FPGA para implementar uma proteção diferencial baseada em RNA
A energia elétrica é extremamente importante para todos os setores da sociedade. Desse modo, ela deve ser entregue ao consumidor final dentro de limites pré-estabelecidos de qualidade e confiabilidade. Dentre outros fatores, para atingir tal objetivo, é essencial que o sistema elétrico conte com um eficiente esquema de proteção, cuja falha pode trazer
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 09/11/2009
-
11. Arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware
Uma arquitetura reconfigurável e multiprocessada para a implementação física de Redes de Petri foi desenvolvida em VHDL e mapeada sobre um FPGA. Convencionalmente, as Redes de Petri são transformadas em uma linguagem de descrição de hardware no nível de transferências entre registradores e um processo de síntese de alto nível é utilizado para ger
Sba: Controle & Automação Sociedade Brasileira de Automatica. Publicado em: 2009-03
-
12. Detecção do complexo QRS em sinais cardiacos utilizando FPGA / QRS complex detection in cardiac signals using FPGA
The electrocardiogram (ECG) is a tool used for diagnosis of diseases related to the heart. This work has the purpose of detecting QRS complex, focusing on the R wave, which represents the ventriclescontraction. It is presented two techniques of processing ECG signals. The first uses Pan &Tompkins algorithm based on digital filtering. The second uses the di
Publicado em: 2009