Network On Chip Noc
Mostrando 1-12 de 17 artigos, teses e dissertações.
-
1. Extensible communication interface to SoCIN network-on-chip / Interface de comunicação extensível para a rede-em-chip SoCIN
Os avanços tecnológicos têm permitido o desenvolvimento de sistemas integrados com nível acentuado de complexidade e com requisitos diferenciados em relação aos sistemas atuais, como, por exemplo, o uso de Redes-em-Chip (NoCs Networks-on-Chip) como alternativa para provimento de alto desempenho em comunicação e escalabilidade de projeto. Atualmente,
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 04/09/2012
-
2. Distributed memory organization with support for data migration for noc-based MPSOCS / Distributed memory organization with support for data migration for noc-based MPSOCS
The evolution in the deployment of semiconductor technology has enabled the development of System-on-Chip (SoCs) that integrate several processing elements (PEs) and memory modules in a single chip. SoCs that integrate several PEs are referred as Multiprocessor System-on-Chip (MPSoCs). As the number of PEs increases in an MPSoC, techniques that present low e
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2012
-
3. Roteamento em redes embutidas utilizando otimização por colônia de formigas. / sdfsafs
Redes embutidas (NoC, Network-on-Chip) vêm sendo adotadas como uma solução interessante para o projeto de infraestruturas de comunicação em sistemas embutidos (SoC, System-on-Chip). Estas redes são em geral parametrizadas, podendo assim ser utilizadas em vários projetos de SoCs, cada qual com diferentes quantidades de núcleos. NoCs permitem uma escal
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 19/12/2011
-
4. Projeto de estruturas de comunicação intrachip baseadas em NoC que implementam serviços de QoS e segurança. / Design of NoC-Based communication structure that implements Quality and Security services
Os atuais sistemas eletrônicos desenvolvidos na forma de SoCs (Sistemas-sobre-Silício) são caracterizados pelo incremento de informação crítica que é capturada, armazenada e processada. Com a introdução dos SoCs nos sistemas distribuídos que promovem o compartilhamento dos recursos, a segurança vem se transformando num requisito de projeto extrema
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 27/07/2011
-
5. Adaptação de uma rede NoC de comunicação síncrona para assíncrona / Adaptation of a synchronous NoC to asynchronous
O elevado avanço das tecnologias de fabricação de chips já permite o desenvolvimento de sistemas completos em uma única pastilha de silício, denominados Systems-on-Chip (SoCs). As arquiteturas de comunicação mais utilizadas para comunicar os núcleos desses sistemas, como barramentos, não se mostram adequadas ao grande aumento no número de blocos n
Publicado em: 2011
-
6. Constraint-driven test scheduling for NoC-based systems
On-chip integrated network, the so-called networkon- chip (NoC), is becoming a promising communication paradigm for the next-generation embedded core-based system chips. The reuse of the on-chip network as test access mechanism has been recently proposed to handle the growing complexity of testing NoC-based systems. However, the NoC reuse is limited by the o
Publicado em: 2011
-
7. Interfaces parametrizáveis para aplicações interconectadas por uma rede-em-chip / Configurable interfaces for applications interconnected by a network-on-chip
As redes-em-chip (NoCs) surgiram como uma alternativa aos atuais problemas de interconexão decorrentes da redução da escala de tecnologia de fabricação de circuitos integrados. O desenvolvimento de transistores com nanômetros de largura tem permitido a inserção de sistemas altamente complexos em uma única pastilha de silício. Dessa forma, os SoCs (
Publicado em: 2011
-
8. Memória transacional em hardware para sistemas embarcados multiprocessados conectados por redes-em-chip / Hardware transactional memory for noc-based multi-core embedded systems
A Memória Transacional (TM) surgiu nos últimos anos como uma nova solução para sincronização em sistemas multiprocessados de memória compartilhada, permitindo explorar melhor o paralelismo das aplicações ao evitar limitações inerentes ao mecanismo de locks. Neste modelo, o programador define regiões de código que devem executar de forma atômica
Publicado em: 2011
-
9. PLATAFORMA PARA AVALIAÇÃO DE DESEMPENHO DE REDE-EM-CHIP EM FPGA
Com a evolução dos processos de fabricação de circuitos, tem sido possível a integração de sistemas completos em um único chip, os quais são construídos utilizando-se blocos de silício reutilizáveis (núcleos). Com as novas tecnologias de integração, será possível construir sistema com várias dezenas a centenas de núcleos em um mesmo chip.
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 18/11/2010
-
10. Monitoração e roteamento adaptativo para fluxos QoS em NoCs
O crescente número de aplicações executando em MPSoCs emergentes pode ser caracterizado pela sua alta demanda de computação e comunicação nas diferentes parte do chip. Os elementos de processamento que executam estas aplicações trazem uma natureza dinâmica e imprevisível para o tráfego em chip, devido à variabilidade nas taxas de injeção de da
Publicado em: 2010
-
11. Arquitetura de NoC programável baseada em múltiplos clusters de cores para suporte a padrões de comunicação coletiva / Programmable multi-cluster noc architecture to support collective communication patterns
As próximas gerações de processadores many-core exigem que novas abordagens no projeto de arquitetura de processadores sejam propostas. Neste novo contexto, as redes de comunicação intra-chip são importantes para garantir o desempenho dos programas. Soluções tradicionais de interconexão possuem limites físicos que comprometem a escalabilidade e o d
Publicado em: 2009
-
12. Análise de desempenho de topologias de redes em chip (NoC)
The need to meet the existing demands in the microeletronic market has prompted designers to compact a big number of IP blocks in a small silicon area. From the pratical point of view, the distribuition of these IP blocks becomes a issue due to physical issues like high impedance caused by the number of wires that interconncet them, the power consupmtion to
Publicado em: 2008