Rtl Design
Mostrando 1-8 de 8 artigos, teses e dissertações.
-
1. Monitoração dinâmica de asserções para depuração em silício
The increasing demand for shorter time-to-market, combined with increased complexity and performance requirements put a tremendous pressure on post-silicon debug, which is usually the last step prior to chip release. In contrast to pre-silicon techniques, postsilicon debug have two main limitations, controllability and observability, which cause the failure
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 08/08/2011
-
2. Desenvolvimento de uma arquitetura em hardware prototipada em FPGA para aplicações genéricas utilizando redes neurais artificiais embarcadas
Propõe uma arquitetura em hardware, descrita em VHDL, desenvolvida para embarque de redes neurais artificiais, do tipo Multilayer Perceptron (MLP). Idealiza que, nessa arquitetura, as aplicações com RNA tenham facilidade no procedimento de embarque de uma rede neural MLP em hardware, bem como permitam fácil configuração de vários tipos de redes MLP em
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 22/02/2011
-
3. Módulo IP de um Demultiplexador para o Subsistema Fluxo de Transporte- MPEG-2-Aderente ao Sistema Brasileiro de TV Digital
In the Brazilian scenario, the development of hardware components through computational methodologies and tools, available at affordable costs to education and research centers have make it feasible to design blocks and integrated circuit modules up to intellectual property IP level, focusing strategic areas of industry, specially those dedicated to the comp
Publicado em: 2010
-
4. Performance estimation of on-chip communication structures using transaction level modeling. / Estimativas de desempenho da estrutura de comunicação de SoC a partir de modelos de transações.
A complexidade crescente (tanto da funcionalidade como da arquitetura) dos sistemas eletrônicos digitais sobre silício (conhecidos na literatura como System-on-Chip, SoC) exige novas metodologias que permitam diminuir seu tempo de desenvolvimento. O projeto no nível de sistemas (SLD) é proposto para aumentar a eficiência do projeto de SoC. SLD exige nov
Publicado em: 2009
-
5. Tecnicas avançadas de modelagem, analise e otimização de potencia em sistemas digitais / Advanced techniques for power modeling, analysis and optimization in digital systems
O crescente aumento da demanda por funcionalidades agregadas a um mesmo dispositivo, aliado a rígidas restrições de desempenho colocam a dissipação de potência como um dos requisitos mais importantes dentro do fluxo de projeto em CAD/EDA. A constante evolução da tecnologia de semicondutores das ´ultimas décadas tem garantido o aumento da complexida
Publicado em: 2009
-
6. Metodologia de projeto de sistemas dinamicamente reconfiguráveis. / Design methodologies of dynamically reconfigurable systems.
FPGAs (Field Programmable Gate Arrays) dinamicamente reconfiguráveis (DR-FPGAs) são soluções promissoras para muitos sistemas embarcados devido a potencial redução de área de silício. Metodologias de projeto e ferramentas CAD relacionadas são ainda muito limitadas para auxiliarem os projetistas a encontrarem soluções dinamicamente reconfiguráveis
Publicado em: 2007
-
7. Modelagem e validação de redes intrachip através de síntese comportamental
A crescente demanda pela redução do time-to-market para SoCs (System-on-chip) leva a mudanças essenciais na maneira como esses sistemas são concebidos. Um dos componentes críticos em qualquer SoC é a arquitetura interna de comunicação entre módulos do sistema. Tradicionalmente, estas são implementadas como arquiteturas de comunicação baseadas em
Publicado em: 2007
-
8. Uma arquitetura para verificação de blocos de computação gráfica em hardware
This work presents, analyzes and validates a novel verication architecture for computer graphics cores. This architecture has four stages and it is supported by two techniques: the automatic verication and the high and low level verication. The rst stage denes and implements a high level executable especication for the computer graphics core. The second stag
Publicado em: 2005