Soi Technology
Mostrando 1-7 de 7 artigos, teses e dissertações.
-
1. Estudo do ponto invariante com a temperatura ("Zero Temperature Coefficient") em transistores SOI Mosfet fabricados com tecnologia ultra-submicrométrica. / Zero temperature coefficient study in SOI mosfets with submicrometer technology.
Neste trabalho é apresentado um estudo do ponto ZTC (Zero Temperature Coefficient) em dispositivos SOI MOSFETs, funcionando em modo parcialmente (PD-SOI) e totalmente (FD-SOI) depletados. O estudo é realizado a partir de um modelo analítico simples, proposto para determinação da tensão de polarização da porta do transistor no ponto ZTC (VZTC), atrav�
Publicado em: 2011
-
2. Estudo de transistores SOI de múltiplas portas com óxidos de porta de alta constante dielétrica e eletrodo de porta metálico. / Study of SOI multiple gate transistors with gate oxide of high dieletric constant and metal gate electrode.
Este trabalho tem como objetivo investigar o comportamento de transistores SOI de porta tripla com óxido de porta de alta constante dielétrica e eletrodo de porta de metal. Inicialmente estudou-se a aplicação dos métodos de extração de parâmetros através de curvas da capacitância, previamente desenvolvidos para estruturas SOI planares, em dispositi
Publicado em: 2010
-
3. Estudo da mobilidade em dispositivos SOI planares e de múltiplas portas. / Study of carriers mobility in planar and multiple gate SOI devices.
Este trabalho apresenta o estudo do comportamento da mobilidade de portadores em transistores SOI nMOS e pMOS avançados planares e de porta tripla através de simulações tridimensionais e resultados experimentais. Devido à sua estrutura física, os transistores de porta tripla apresentam duas mobilidades, uma referente ao canal de condução na porta sup
Publicado em: 2010
-
4. Study of the source and drain series resistance in SOI FinFETs triple gate transistors and with strained channel. / Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado.
This work presents the study of the source and drain series resistance behavior in standard and strained SOI FinFETs triple gate transistors. In SOI FinFETs transistors there is an increase of the source and drain series resistance due to the narrow of these regions, being this parameter a key limiting factor to the next generations. The use of strained tran
Publicado em: 2009
-
5. Modelagem, simulação e fabricação de circuitos analógicos com transistores SOI convencionais e de canal gradual operando em temperaturas criogênicas. / Modeling, simulation and fabrication of analog circuits with standard and graded-channel SOI transistors operating at cryogenic temperatures.
Neste trabalho apresentamos a análise do comportamento analógico de transistores MOS implementados em tecnologia Silício sobre Isolante (SOI), de canal gradual (GC) e com tensão mecânica aplicada ao canal, operando em baixas temperaturas (de 380 K a 90 K), em comparação com dispositivos SOI convencionais. Este estudo foi realizado utilizando-se medida
Publicado em: 2008
-
6. Estudo do efeito de elevação atípica da transcondutância na região linear de polarização em dispositivos SOI nMOSFETS ultra-submicrométricos. / Study of gate induced floating body effect in the linear bias region in deep submicrometer nMOSFETs devices.
This work presents the study of the Gate Induced Floating Body Effect (GIFBE) that occurs in the SOI MOSFET technology. This study has been performed based on experimental results and on numerical simulations, which were an essential auxiliary tool to obtain a physical insight of this effect. Besides the contribution on the physical explanation of this pheno
Publicado em: 2008
-
7. Fabricação de novas heteroestruturas a partir de estruturas SOI obtidas pela técnica smart-cut. / New semiconductor heterostructures based on SOI structures obtained by "smart-cut" process.
In this work we study new semiconductors heterostructures, based on SOI (Silicon-On- Insulator) structures obtained by "Smart-Cut" process, that were studied in the last years at Departamento de Engenharia de Sistemas Eletrônicos da Escola Politécnica da Universidade de São Paulo (EPUSP). This technique combines high-dose hydrogen ion implantation (I/I) a
Publicado em: 2006