Systems On Chip Soc
Mostrando 1-12 de 24 artigos, teses e dissertações.
-
1. An Asynchronous Interface with Robust Control for Globally-Asynchronous Locally-Synchronous Systems
ABSTRACT: Contemporary digital systems must necessarily be based on the "System-on-Chip" (SoC) concept. Especially in relation to the aerospace industry, these systems must overcome some additional engineering challenges concerning reliability, safety and low power. An interesting style for aerospace SoC design is the GALS (Globally Asynchronous, Locally Syn
J. Aerosp. Technol. Manag.. Publicado em: 2013-03
-
2. Constraint-driven test scheduling for NoC-based systems
On-chip integrated network, the so-called networkon- chip (NoC), is becoming a promising communication paradigm for the next-generation embedded core-based system chips. The reuse of the on-chip network as test access mechanism has been recently proposed to handle the growing complexity of testing NoC-based systems. However, the NoC reuse is limited by the o
Publicado em: 2011
-
3. Memória transacional em hardware para sistemas embarcados multiprocessados conectados por redes-em-chip / Hardware transactional memory for noc-based multi-core embedded systems
A Memória Transacional (TM) surgiu nos últimos anos como uma nova solução para sincronização em sistemas multiprocessados de memória compartilhada, permitindo explorar melhor o paralelismo das aplicações ao evitar limitações inerentes ao mecanismo de locks. Neste modelo, o programador define regiões de código que devem executar de forma atômica
Publicado em: 2011
-
4. Teste de SRAMs baseado na integração de March teste e sensores de corrente on-chip
Atualmente é possível observar que a área dedicada a elementos de memória em sistemas embarcados (Systems-on-Chip, SoC) ocupa a maior porção dos circuitos integrados e com o avanço da tecnologia Very Deep Sub-Micron (VDSM), é possível integrar milhões de transistores em uma única área de silício. O fato desta elevada integração faz com que sur
Publicado em: 2010
-
5. Plataforma para injeção de falhas em System-on-Chip (SOC)
O aumento do número de sistemas computacionais embarcados sendo utilizados em diversos segmentos de nossa sociedade, de simples bens de consumo até aplicações críticas, intensificou o desenvolvimento de novas metodologias de teste e técnicas de tolerância a falhas capazes de garantir o grau de confiabilidade esperado os mesmos. A injeção de falhas r
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 31/08/2009
-
6. IVM: uma metodologia de verificaÃÃo funcional interoperÃvel, iterativa e incremental
The growing demand for electronic devices and its even higher integration capability created extremely complex systems in chips, known as System-on-Chip or SoC. In a opposite way to this tendency, the time-to-market for these systems be built have been continually reduced, forcing much more functionalities be implemented in even shorten time periods. The fin
Publicado em: 2009
-
7. Rede intra-chip com qualidade de serviços para uso em telecomunicações
O crescente aumento na densidade dos circuitos integrados tem permitido aos projetistas implementar múltiplos processadores de diferentes tipos em um mesmo chip. São sistemas completos em uma única pastilha de silício, normalmente conhecidos como Systems-on-a-Chip (SoCs). A interconexão de componentes nos futuros SoCs irá exigir arquiteturas de comunic
Publicado em: 2009
-
8. ReestruturaÃÃo do ipPROCESS e inclusÃo de processos fundamentais do ciclo de vida
The demand for even more powerful electronic products, combining more functionality into a single device and ensuring portability to the final users has increased along the last decade. On the other hand, the Moore s Law has been confirmed, allowing the increasing capacity of today s silicon technology. This fact have moved the design methodology of embedded
Publicado em: 2009
-
9. Reduzindo o consumo de energia em MPSoCs heterogêneos via clock gating / Reducing energy consumption in heterogeneous MPSoCs through clock gating
Nesse trabalho é apresentada uma arquitetura que habilita a geração de MPSoCs (Multiprocessors Systems-on-Chip) heterogêneos escaláveis, baseados em barramento, suportando ainda o uso de diferentes organizações de memória. A comunicação entre as tarefas é especificada por meio de uma estrutura de memória compartilhada, que evita colisões e promo
Publicado em: 2009
-
10. Validação de uma técnica para o aumento da robustez de socs a flutuações de tensão no barramento de alimentação
Tendo em vista que o barramento de alimentação (VCC e Gnd) afeta diretamente a integridade de sinal de sistemas em chip (Systems-on-Chip, SoC) através de oscilações de tensão que podem induzir a erros funcionais, este trabalho tem por objetivo validar uma técnica inovadora, denominada CDCDC (Clock Duty Cycle Dynamic Control). Esta técnica visa aument
Publicado em: 2008
-
11. Projeto de um sistema para monitoramento de hardware/software on-chip baseado em computação reconfigurável / A on-chip hardware/software monitoring system based on reconfigurable computing
A tendência de integração de diversos componentes em um único chip tem proporcionado um aumento da complexidade dos sistemas computacionais. Tanto as indústrias quanto o meio acadêmico estão em busca de técnicas que possibilitem diminuir o tempo e o esforço gastos com a verificação no processo de desenvolvimento de hardware, a fim de garantir qual
Publicado em: 2007
-
12. Suporte a simulação distribuída em SystemC
The ever increasing evolution of microelectronics allows the integration of more and more complex systems in semiconductor devices. Present day System on Chip (SoC) may integrate processors, memories, analog, mixed-signals, digital and RF modules in a single chip. The simulation of a SoC is a fundamental step in system design, since it permits the verificati
Publicado em: 2007