Triple Gate
Mostrando 1-5 de 5 artigos, teses e dissertações.
-
1. Influência do Crescimento Epitaxial Seletivo (SEG) em transistores SOI de porta tripla de canal N tensionado. / Influence of Selective Epitaxial Growth (SEG) in strained SOI triple gate N transistors.
Este trabalho apresenta um estudo da influência do crescimento epitaxial seletivo (SEG) em dispositivos tensionados mecanicamente (strain) em transistores SOI MuGFET de porta tripla. Com a evolução da tecnologia de integração de transistores, alguns efeitos parasitários são eliminados ou diminuídos, porém outros novos surgem. A tecnologia SOI MuGFET
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 27/05/2011
-
2. Operação analógica de transistores de múltiplas portas em função da temperatura. / Analog operation of multiple gate transistors as a function of the temperature.
In this work it is presented an analysis of the analog operation of multiple gate transistors, evaluating the Early Voltage, the open-loop voltage gain, the transconductance over the drain current ratio (gm/IDS), the drain conductance and, especially, the harmonic distortion exhibited by these devices. Along the work, FinFETs, Gate-All-Around (GAA) devices w
Publicado em: 2010
-
3. Estudo da mobilidade em dispositivos SOI planares e de múltiplas portas. / Study of carriers mobility in planar and multiple gate SOI devices.
Este trabalho apresenta o estudo do comportamento da mobilidade de portadores em transistores SOI nMOS e pMOS avançados planares e de porta tripla através de simulações tridimensionais e resultados experimentais. Devido à sua estrutura física, os transistores de porta tripla apresentam duas mobilidades, uma referente ao canal de condução na porta sup
Publicado em: 2010
-
4. Study of the source and drain series resistance in SOI FinFETs triple gate transistors and with strained channel. / Estudo da resistência série de fonte e dreno de transistores SOI FinFETs de porta tripla e com canal tensionado.
This work presents the study of the source and drain series resistance behavior in standard and strained SOI FinFETs triple gate transistors. In SOI FinFETs transistors there is an increase of the source and drain series resistance due to the narrow of these regions, being this parameter a key limiting factor to the next generations. The use of strained tran
Publicado em: 2009
-
5. Theoretical-experimental study of the drain current transient and generation lifetime in SOI MOSFETs technologies. / Estudo teórico-experimental do transitório da corrente de dreno e do tempo de vida de geração em tecnologias SOI MOSFETs.
This work presents a study of drain current switch-off transients and extraction methods of the generation lifetime in partially depleted SOI nMOSFET transistors of single gate, double gate and triple gate FinFETs. This study is accomplished through two-dimensional numerical simulations and compared with experimental data of devices fabricated in the IMEC (I
Publicado em: 2008