Vliw
Mostrando 1-7 de 7 artigos, teses e dissertações.
-
1. Super-VLIW: uma arquitetura dinamicamente reconfigurável com tolerância a falha / Super-VLIW: a dynamic reconfigurable architecture fault tolerant
Um novo cenário emerge devido às nanotecnologias. Estas permitirão taxas de integração elevadas, nos limites, ou mesmo além da capacidade atual do silício. Contudo, estimativas apontam para um percentual de falha entre 1% a 20%, números que podem comprometer o futuro das nanotecnologias. Este trabalho propõe uma arquitetura reconfigurável nomeada S
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 04/02/2011
-
2. Detecção de falhas em processadores VLIW
A proposta deste trabalho é a de fornecer um método de confiabilidade de baixo cus-to para processadores VLIW, mesclando modificações no código das aplicações e no hardware do processador alvo. O método foi aplicado ao processador ρ-VEX, processa-dor VLIW embarcado soft-core desenvolvido na TU Delft (Delft University of Techno-logy). A técnica de b
Publicado em: 2010
-
3. Uso da técnica VLIW para aumento de performance e redução do consumo de potência em sistemas embarcados baseados em Java / Using the VLIW technique to increase performance and to reduce power comsumption in embedded systems based on Java
A contribuição deste trabalho foi orientada principalmente ao desenvolvimento de alternativas de hardware para a execução nativa de bytecodes Java em sistemas embarcados que naturalmente possuem restrições quanto à potência consumida, ao desempenho e à área ocupada. Primeiramente, o desenvolvimento do Femtojava Low- Power demonstra que a utilizaç�
Publicado em: 2008
-
4. PBIW : um esquema de codificação baseado em padrões de instrução / PBIW : an encoding technique based on instruction patterns
Past works has shown that the increase of DRAM memory speed is not the same of processor speed. Even though, computer architecture researchers keep searching for new approaches to enhance the processor performance. In order to minimize this difference between the processor and memory speed, this work presents a new encoding technique based on encoded instruc
Publicado em: 2008
-
5. 2D-VLIW : uma arquitetura de processador baseada na geometria da computação / 2D-VLIW : a processor architecture based on the geometry of the computation
Anúncios recentes sobre os limites do desempenho dos processadores devido ao alcance da barreira térmica têm motivado a pesquisa sobre novas organizações arquiteturais e modelos de execução que visam continuar o aumento de desempenho dos processadores. Este trabalho propõe uma nova arquitetura de processador denominada 2D-VLIW. A arquitetura possui u
Publicado em: 2007
-
6. O efeito da largura de Fetch no desempenho das arquiteturas super escalar, trace cache e DTSVLIW
Máquinas Super Escalares trazem múltiplas instruções escalares da cache de instruções por ciclo. Contudo, máquinas que buscam na cache de instruções apenas uma instrução escalar por ciclo de relógio têm demonstrado níveis de desempenho comparáveis aos de máquinas Super Escalares, como é o caso de máquinas que seguem a arquitetura Dynamicall
Publicado em: 2003
-
7. Escalonamento de instruções em arquiteturas VLIW particionadas explorando Bypassing de operandos
The untiring search for faster machines, alIied to the great technological advances in the field of integrated circuits conception, brought out the Very Long Instruction Word architectures from an amorphous status to reality. Although they have appeared recently as real chips [1], the VLIW machines were idealized some decades ago [13, 16, 22, 23]. The microp
Publicado em: 2001