Vlsi Design
Mostrando 1-12 de 26 artigos, teses e dissertações.
-
1. An Asynchronous Interface with Robust Control for Globally-Asynchronous Locally-Synchronous Systems
ABSTRACT: Contemporary digital systems must necessarily be based on the "System-on-Chip" (SoC) concept. Especially in relation to the aerospace industry, these systems must overcome some additional engineering challenges concerning reliability, safety and low power. An interesting style for aerospace SoC design is the GALS (Globally Asynchronous, Locally Syn
J. Aerosp. Technol. Manag.. Publicado em: 2013-03
-
2. Definition and design of strongly language disjoint checkers
This paper defines strongly language disjoint (SLD) checkers. SLD checkers are to sequential systems what strongly code disjoint checkers are to combinational systems. SLD checkers are the largest class of checkers with which a functional system may achieve the TSC goal. Self-checking sequential systems are first addressed, then formal definitions of SLD che
Publicado em: 2011
-
3. Data processing section for microprocessor-like integrated circuits
A methodology for the design of complex logic VLSI circuits is presented. The target application is deseribed by an algorithm from which the structures of the control section and the data processing section of the integrated circuit are inferred. The Srchltectural aspects are discussed and a model is proposed. A set of functional cells is then presented whic
Publicado em: 2011
-
4. Probabilistic approach for yield analysis of dynamic logic circuits
In deep-submicrometer technologies, process variability challenges the design of high yield integrated circuits. While device critical dimensions and threshold voltage shrink, leakage currents drastically increase, threatening the feasibility of reliable dynamic logic gates. Electrical level statistical characterization of this kind of gates is essential for
Publicado em: 2011
-
5. Projeto da arquitetura de hardware para binarização e modelagem de contextos para o CABAC do padrão de compressão de vídeo H.264/AVC / Hardware architecture design for binarization and context modeling for CABAC of H.264/AVC video compression
O codificador aritmético binário adaptativo ao contexto adotado (CABAC – Context-based Adaptive Binary Arithmetic Coding) pelo padrão H.264/AVC a partir de perfil Main é o estado-da-arte em termos de eficiência de taxa de bits. Entretanto, o CABAC ocupa 9.6% do tempo total de processamento e seu throughput é limitado pelas dependências de dados no n
Publicado em: 2011
-
6. A modified lightly doped drain structure for vlsi mosfet's
A new n-MOS LDD-like device structure (the J-MOS transistor) is proposed. It’s design, simulation, and fabrication are studied in this paper. n-channel MOSFET’s with Le, below 2µm suffer from high-field effects that must be overcome to secure reliable 5-V operation. LDD structures alleviate these effects, but their reliability is better than that of con
Publicado em: 2011
-
7. Maze routing steiner trees with delay versus wire length tradeoff
In this paper, we address the problem of generating good topologies of rectilinear Steiner trees using path search algorithms. Various techniques have been applied in order to achieve acceptable run times on a Maze Router that builds Steiner trees. A biasing technique proposed for wire length improvement, produces trees that are within 2% from optimal topolo
Publicado em: 2011
-
8. Geração de circuitos utilizando matrizes de células pré-difundidas / Circuit generation using prediffused sea-of-cells masterslices
Este trabalho propõe e avalia uma nova abordagem para projeto de circuitos dedicados utilizando matrizes pré-difundidas. A principal vantagem desta abordagem, denominada Marcela, reside na decomposição lógica do circuito a ser implementado em termos de primitivas disponíveis na matriz escolhida. Aplicando-se tal procedimento, alcança-se grande flexibi
Publicado em: 2011
-
9. Silex : sistema para a integração de ferramentas de projeto de circuitos integrados
SILEX é um ambiente aberto e integrado que busca auxiliar a concepção de CIs. 0 sistema e composto por ferramentas internas (servidoras de recursos) e ferramentas do usuário (clientes de recursos). O usuário interage com o sistema SILEX através de uma interface gráfica baseada em janelas, ativando os recursos de forma padronizada e consistente. Sendo
Publicado em: 2010
-
10. Risco : microprocessador RISC CMOS de 32 bits / Risco - a 32-bit CMOS RISC microprocessor
Este trabalho apresenta o estudo, a definição e a simulação elétrica e lógica de um microprocessador CMOS de 32 bits, com arquitetura tipo RISC - o Risco. Dentre as principais características do Risco destacam-se: dados, instruções e endereços são palavras de 32 bits; a unidade de endereçamento é a palavra, permitindo um acesso a 4 Giga palavras
Publicado em: 2010
-
11. Trapp : uma ferramenta para particionamento/posicionamento de celulas para metodologia tranca / A trapp tool for partitioning/placement of methodology tranca's cells
Este trabalho propõe e avalia um novo algoritmo para o posicionamento de células de circuitos que utilizam a metodologia de projeto TRANCA. O algoritmo proposto realiza o posicionamento por particionamento, em n-blocos, baseado no conceito de balanceamento de redes, realizando um pré-roteamento global. A maioria dos algoritmos de posicionamento por partic
Publicado em: 2010
-
12. An estimation method for gate delay variability in nanometer CMOS technology
In the nanoscale regime of VLSI technology, circuit performance is increasingly affected by variational effects such as process variations, power supply noise, coupling noise and temperature changes. Manufacturing variations may lead to significant discrepancies between designed and fabricated integrated circuits. Due to the shrinking of design dimensions, t
IBICT - Instituto Brasileiro de Informação em Ciência e Tecnologia. Publicado em: 2010